PAT-NO:

JP359107554A

DOCUMENT-IDENTIFIER: JP 59107554 A

TITLE:

SEMICONDUCTOR MODULE

**PUBN-DATE**:

June 21, 1984

**INVENTOR-INFORMATION:** NAME ITO, TSUNEO

ASSIGNEE-INFORMATION:

NAME

**COUNTRY** 

HITACHI LTD

N/A

APPL-NO:

JP57216848

APPL-DATE:

December 13, 1982

INT-CL (IPC): H01L023/52, H01L023/12, H01L023/42

US-CL-CURRENT: 257/686, 257/E23.009

## ABSTRACT:

PURPOSE: To contrive the realization of a smaller-sized semiconductor module with higher integration by a method wherein an SiC with high resistivity is directly provided with an Si layer for making an IC and the IC is made one unit, and the plural units are laminated.

CONSTITUTION: BN and BeO are mixed in SiC and sintered, and bases 5, 6 and 7 turned into insulators are approximate to Si in coefficient of thermal expansion, the thermal conductivity is over 30 times larger than that of Al<SB>2</SB>O<SB>3</SB> and the strength is also about two times larger. A polycrystalline Si is epitaxially formed on each base and made into single crystal for being formed into Si layers 8, 9 and 10, an IC is formed on the surfaces, Al wiring layers 11, 12 and 13 and electrode pads 14, 15 and 16 are made and soldering bumps 17, 18 and 19 are attached to one part of the pads. At units 2 and 4, holes 20 and 21 penetrating the bases and the Si layers are arranged in a row for disposing in upright external lead pins 22 and 23 filled with conductive material. Conductive material are filled in the transparent hole 24 of unit 3 as well. The units 2, 3 and 4 are laminated, applied

pressure and heat, and integrally formed in one body with each other. According to this structure, a semiconductor module can be enhanced the integration and, at the same time, the strength and heat radiating property of the entire module are improved, and moreover, the size can be miniaturized.

COPYRIGHT: (C)1984,JPO&Japio

## (9) 日本国特許庁 (JP)

⑩特許出願公開

# ⑫ 公 開 特 許 公 報 (A)

昭59-107554

識別記号

庁内整理番号

砂公開 昭和59年(1984)6月21日

H 01 L 23/52 23/12 23/42 6428—5 F 7357—5 F 6616—5 F

発明の数 1 審査請求 未請求

(全 4 頁)

**匈半導体モジュール** 

@発 明

社日立製作所デバイス開発セン タ内

②特 願 昭57-216848

②出 願 昭57(1982)12月13日

者 伊藤恒夫 小平市上水本町1450番地株式会 ⑪出 願 人 株式会社日立製作所

東京都千代田区丸の内1丁目5

番1号

⑩代 理 人 弁理士 薄田利幸

B) #11 #2

発明の名称 半導体モジュール

#### 特許請求の範囲

- 1. 比抵抗の高いシリコンカーパイトからなるベースの表面に直接シリコン層を形成してこれに集 療回路を形成し、これを一単位として複数単位を 稼層配像してモジュールを形成したことを特徴と する半導体モジュール。
- 2. 各単位は、失々の表面に形成したバンプや電 極パッドにて直接に電気接続してなる特許請求の 範囲単1項記載の半導体モジュール。
- 3. 敷も外側の単位に外部リードを設けてなる特 許請求の範囲第1項又は第2項記載の半導体モジ ュール。
- 4. 周囲に水冷パイプを取着してなる特許請求の 範囲第1項乃至第3項のいずれかに記載の半導体 モジュール。

#### 発明の詳細を説明

本発明は高架積型半導体モジュールに関し、特に全体強度や放熟性の向上を図ると共に小型化を

遊成するととができる半導体モジュールに関する ものである。

従来の半導体モジュールは、セラミック材等のパッケージペース上に半導体素子ペレットを固着しかつこれに所定の電気接続を施したものを一単位として構成し、これら各単位を複数段に積屑配管して一体化することにより一つのモジュールを構成するようになっている。

ところで、この種の半導体モジュールでけ、各単位はもとよりモジュール全体の信頼性強度を確保するために、前述したセラミック製パッケージベースの厚さを大きいものに形成している。このため集積度の増大に伴なって積層段数が増えてくるとモジュール全体の厚さが極めて大きなものとなり、高集積でかつ小型(薄型)のモジュールを得ることが困難になる。

また、セラミック材け一般に熱伝導塞が低いた めに、特に多段配置したモジュールの中間に配置 された単位にあっては、ペレットにおいて発生し た熱をパッケージペースを通して放散させること が困難となり、モジュールの種層段数の増大に限 界が生じて高級額化の職害になっている。

更に、シリコンを主体とする数子ペレットとセラミック製パッケージペースとは熱膨張係数が大機に異なるため、ペレットの固滑実装に際しても単なる固階では熱膨張係数の差に基づくペレットクラックが生じ易く、したがって固着構造にも種々の対策を施さなければならず、構造の複雑化やコスト席を生ずる等の問題も生じている。

したがって本発明の目的は、モジュールの積層 段数の増大を図って高巣積化を実現する一方で、 全体強度の向上および放熱性の向上、更には小型 化を違成することができる半導体モジュールを提 供することにある。

との目的を達成するために本発明は比抵抗の髙 いシリコンカーパイトに直接シリコン層を形成し てこれに集積回路を形成し、かつこれを一単位と して複数単位を積層配御してモジュールを構成し たものである。

以下、本発明を図示の実施例により説明する。

前配ペース5、6、7 仕必要な強度が得られる 範囲で薄く形成している。またシリコン層8、9、 10 付各ペース上にエピタキシャル成長した多結 晶シリコンを例えばゾーンメルト法によって単結 晶化する等の方法によって形成している。そして、 シリコン層8、9、10の表面には集積回路を形成したことによりアルミ配線層11、12、13 および電極パッド14、15、16が形成され、 更に電極パッドの一部には半田等を用いてパンプ 17、18、19を形成している。

更に前述のように形成した各単位の内、上.下の各単位2、4にはペース5、7およびシリコン 層8、10を貫通する複数個のスルーホール20、21を繋列形成し、スルーホール20、21内には遊電材料を充填すると共に外部リードとしてのピン22、23を夫々ペース5、7表面側に立設している。また、中の単位3にもスルーホール24内に導電材料を充填している。

しかる上で、前配上、中、下の各単位2、3、 4を上下方向に称層して加熱状態で挟圧すれば、

第1図乃至第3図は本発明の半導体モジュール を示し、本実施例のモジュール1は集3図の分解 図だ示されるように上、中、下の3個の各単位2、 3、 4を積層した構成となっている。これらの各 単位2、3、4はいずれも比抵抗の高いシリコン カーバイト(810)をペース5、6、7とし、こ のペース上にシリコン層8、9、10を一体に形 成した上でシリコン層表面部に公知の技術により **集務回路を形成している。削記ペース5、6、7** は特開昭 5 6 - 6 6 0 8 6 号や特開昭 5 7 - 2 5 91号に配載されているようにシリコンカーパイ トを主成分とし、これに酸化べりりウム、盤化ホ ゥ素の少なくとも 1 権を数%含有させて無結した ものであり、これにより本来は電気的に半導体で あるシリコンカーパイトの比抵抗を大きなものに して絶縁物化している。また、とのようにして形 成されたシリコンカーパイトのペースは、熱膨張 係数がシリコンに極めて近く、かつ熱伝導率はア ルミナの30倍以上ある。更に機械的強度もアル ミナの約2倍ある。

各単位は対向するパンプ 1 7、 1 8、 1 9と電極パッド 1 4、 1 5、 1 6 とが夫々接続され、所謂フェースダウンポンディングと同様に電気接続される。これにより、各単位 2、 3、 4 付厚さ方向に一体化されてモジュールとして構成される。そして、モジュール 1 の外周囲に付金嶌材からなる水冷パイプ 2 5 を取着し、前記各単位に生じた熱を効果的に吸収し得るよりに構成している。

以上の構成によれば、ベース5、6、7 付比抵抗の高いシリコンカーバイトにより形成してその機械的強度がアルミナの2 倍であるため、ベースの呼ごを従来のセラミック製パッケージベースの半分にしてもこれと同等の強度を保持できる。また、これと合わせてシリコン暦8、9、10をされたと合わせてシリコン暦8、9、10をでさる。またの厚さを低減でき、結局各単位2、3、4の心域できる。は、とよりモジュール全体の厚さを低減できる。これにより、多数の単位を積層したモジュールを構成してもその厚さを小さいものにできると共に充分を強度を確保できる。また一方、前配ベース

### 持周昭59-107554 (3)

したがって、この構成によれば、各単位の厚さ を低減すると共に積層する単位の数にも制限を受 けることがないので、モジュールとしての高集積 化を実現する一方で、必要な強度を確保しかつそ の放熱性を向上し、しかもモジュールの厚さを低 減して小野化を図り得るのである。

ことで、前例の水冷パイプは必要に応じて設ければよく、必ずしも必要とされるものではかい。 また、積層段数を増大する場合には中間の単位を 複数個増設すればよい。勿論、各単位の構成は適 宜変更でき、特に外部リードの配列や構造は任意 に変更できる。

かお、シリコン層は薄板状のシリコンウエーハ をペースに貼着する構造にしても充分が効果が得 られる。

以上のように本発明の半導体モジュールによれば、比抵抗の高いシリコンカーバイトからなるペースに直接シリコン層を形成してこれに集積回配を形成し、これを一単位として複数単位を積層配置してモジュールを形成しているので、ペースの材質の熱伝導率により放熱効果を高め、かつ強度はより薄型化を進めることができるので、積層を達成すると共にその信頼性強度及び放熱特性を向上し、かつ一方ではモジュールの小型化を達成することができるという効果を奏する。

#### 図面の簡単な説明

親 I 図は本発明の半導体モジュールの一部破断 射視図、

第2図は断面図、

第3回は部分分解断面図である。

1 … モジュール、 2 . 3 . 4 … 単位、 5 . 6 . 7 … ベース、 8 . 9 . 1 0 … シリコン腐、 1 1 . 1 2 . 1 3 … 配 線 厳、 1 7 . 1 8 . 1 9 … バンブ、 2 2 . 2 3 …外部ピン、 2 5 … 水冷パイプ。

代理人 弁理士 務 田 利



#### 彩 ] 区



